招賢納士

FPGA及硬件設計工程師(本/碩)

招聘要求:

1. 熟練掌握VHDLVerilog等設計語言。

2. 掌握FPGA設計、功能仿真、綜合布線等調試工具。

3. 熟悉模擬和數字電路,有扎實的專業理論基礎,實踐動手能力要強。

4. 具有良好的英語閱讀能力。

關注我們

博匯科技公眾號

聯系我們

博匯科技公眾號

北京市博匯科技股份有限公司

京ICP備05027856號 京公網安備11010802028947號

北京市博匯科技股份有限公司

京ICP備05027856號 京公網安備11010802028947號

038eee直接进入